This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

39 117

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 62-230027 (A) + 5 \$.10.1987 (19) J}:


(21) Appl. No. 61-73518 (22) 31.3.1986

(71) MATSUSHITA ELECTRIC IND CO LTD (72) HE ASHI NAKAMUKA

(51) Int. Cl⁴. E01L21/56,H01L23/28

PURPOSE: To contrive the improvement in a resistance to humidity and reliability by forming a circuit conductor layer on a surface of a synthetic resin layer after burying a single unit of semiconductor chip or plural semiconductor chips provided with projection electrode in the synthetic resin and polishing a surface of the synthetic resin to expose a part of the projection electrodes.

CONST!TUTION: Projection electrodes 6 are formed in an aluminum electrode terminal part formed on a semiconductor chip 5. Next, the semiconductor chip 5 is buried in a synthetic resin 7 and the surface of this cured synthetic resin substance is polished by use of a sand paper etc. to make the surface of the resin layer smooth and also to expose a part of the projection electrodes 6 formed on the semiconductor chip 5. A conductive metal layer & such as of copper or nickel is deposited on a surface of the synthetic resin layer 7 by vacuum evaporation, spattering, or electroless plating. After that, the unnecessary part of the conductive metal layer 8 is removed to form a circuit conductor layer 8. Thus, the connection of a semiconductor chip is effected easily and steadily and also high reliability can be contrived.



: * :

⑫公開特許公報(A) 昭62-230027

(Int Cl. 4

識別記号

厅内整理番号

❷公開 昭和62年(1987)10月8日

H 01 L 21/56 23/28

R-6835-5F Z-6835-5F

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 半導体装置の製造方法

> 創牲 頤 昭61-73518

は、 頤 昭61(1986)3月31日

母 明 者 村 恒

②出願人 松下軍器產業株式会社 門真市大字門真1006番地 松下電器產業株式会社內

門真市大字門真1006番地 迎代 理 人 弁理士 中尾 敏男

外1名

1、発明の名称 半導体装置の製造方法

2. 等許請求の節用

- (1) 突起電極を形成した半導体チップの単体もし くは複数値を合成樹脂中に埋設し、この合成樹 脂層の表面を研削して前記突起遺極の一部を露 出させるとともに前配合成樹脂層の表面に所領 とする回路導体層を形成することを特徴とした 半導体装置の製造方法。
- (2) 突起電極を形成した半導体チップの単体もし くは複数器を支持基板に固定して合成樹脂中に 埋設することを特徴とした特許請求の範囲第1 項記載はよる半導体装置の製造方法。
- 3、発明の詳細な説明

産業上の利用分野

本発明は広範な電子機器に用いられる半導体装 聞、とりわけ1Cカードやメモリーカードなどに . 用いる薄型の半導体装置の製造方法に関するもの である。

従来の技術

近年、半導体技術の進歩はめざましいものがあ り、電子機器の軽薄短小化はもとより、高性能化 や高信頼化に大きく寄与している。

このような中化あって昨今半導体チップを薄く パッケージし、さらにその複数個を高密度に実装 して電子回路を構成する高密度実装技術の重要性 がますます増大している。

従来、とのような半導体チップの高密度実装技 術としてはいろいろな方法が実施されているが、 その代表的な方法としてフリップチップ方式と呼 ばれる実装方法がある。 この方法は第1 図に示す ようにシリコンから成る半導体チップ1 に形成さ れたアルミ電極端子部に真空流潜技術や電気めっ き技術、フォトリン技術を利用して Cr — Cu — はんだヤ Cr ー Ni ー Au などから成るパンプと 呼ばれる突起電便2を設け、これをフェースよう ンしてその突起電便2をアルミナなどのセラミッ クよりなる回路基板3の表面に形成した回路導体 № 4 とはんだりフロー法などの方法によって電気

的に接続したものである。

発明が解決しようとする問題点

本発明はこのような問題点を解決するもので、 半導体チップの接続を容易にかつ確実に行うとと もに高信頼性をはかることを目的としたものであ

第1図A~Dは本発明の一実施例における半導体装置の製造方法を説明する製造工程図であり、 第1図において、5は半導体チップ、6はパンプ と呼ばれる実起電医、7は合成樹脂層、8は回路 導体層である。

以上のように構成された半導体装置について以 下その製造方法を詳細に述べる。

本発明による半導体装置は先ず第1図』に示す ように半導体チップを化形成されたアルミ電優端 子部にパンプと呼ばれる突起電優のを形成する。 との突起電優の形成法としては、通常のフリッ ブチップのパンプ形成法と同様な方法によって行 う。

即ち、イオン注入・拡散工程・アルミ配線形成パッシペーション工程などを軽で作ったシリコンクェハーを用いて、その表面に真空蒸着法やスパックリング法によりクロム・チジン・パラジウムなどのパリヤ金銭を付着させ、さらにその表面に開ヤニックルなどの課題を形成させてから、フェト技術を利用してアルミ電極部のみを露出させ、

る.

問題点を解決するための手段

この問題点を解決するために本発明は突起遺極を形成した半導体チョブの単体もしくは複数個を合成樹脂に埋設し、合成樹脂の設面を研削して突起遺極の一部を露出させた後で、合成樹脂層の製面に所望とする回路導体層を形成する方法に関するものである。

作用

このような方法により、半導体チョブが合成樹脂中に埋設され、半導体チョブに形成された突起電医を罵出させた状態で外部に引き出されるので、合成樹脂層の表面に形成される回路導体層との接続が確実に行えると同時に半導体チョブの表面が合成樹脂で完全におわわれるので耐湿性が向上がはかられ、高信頼性を有し、小型でしかも薄型の半導体装置が実現されることになる。

実施例

以下、本発明の実施例を図面にもとづいて詳細 に説明する。

電気めっき法によって露出した電極端子部に50~150μ程度の鋼やニックルなどから成る導電金属層を厚く折出させた後に突起電極端子部以外に付着したレジストを除去し、第出した金属薄原層をクイックエッチング法によって除去する方法によって形成した。

次いで第1図Bに示すよりに突起電便のを形成 した半導体チップ5を合成樹脂でに埋設する。

この場合、使用する合成樹脂でとしては電気絶 緑性、耐湿性、耐熱性、耐薬品性にすぐれてはこと ことはもとよりシリコンとの膨張保数が近似して 研別作業性にすぐれた特性やイオン性不純的なよう 有しない樹脂を使用する必要があるが、このよが な話特性を満足する合成樹脂が料としてはキャン 樹脂・ボリイミド樹脂・シリコン樹脂などがより、本実施例ではエボキシ間脂にシリカやアルミナなどの無機質充填材を混合し、硬化剤に酸無水 物系のものを添加した合成樹脂を使用した。

そして、この合成樹脂を離型性にすぐれた容器 中に充てんしてから突起電極のを形成した半点は ナップ5を埋めこみ、合成樹脂7を加熱硬化させ てその硬化物を型から取りはずした。

それから第1図CK示すように半導体チップ6 を埋設した合成樹脂硬化物をサンドペーパーなど を用いてその表面を研削し歯脂層の表面を平滑に するとともに半導体チップ5に形成した突起電極 .6の一部分を表面に露出させる。

そして第1図Dに示すように合成樹脂層のの表 面に真空蒸剤法やスパッタリング法、無電解めっ き法などによって銅やニッケルなどの導進金属層 Bを析出させ、しかる後に第1図8に示すよりに フォトエッチング法によって不要部分の導電金属 暦8を除去して所望とする回路導体層8を形成す ۵.

尚、本実施例においては半導体チップ5の単体 を合成樹脂で中に埋設して半導体装置を構成する 方法について述べたが、本発明では複数個の半導 体チップを合成樹脂中に建設して相互接続したい わゆるマルチチップ型の半導体装置についても適 用できることはいうまでもない。

クした後で合成樹脂で中に埋設することにより平 坦性と放熱特性にすぐれた半導体装置を構成した。

さらにまた金属基板に精度良く半導体チップを を取付ける方法として、金属基板の所定の位置 (半導体チップを取付ける位置)に半導体チップ 5と同一の大きさを有する凹みをエッチング技術 を使って形成しておき、この凹みに半導体チップ 4、図面の簡単な説明 5を接着することにより半導体チップ 5 の相対的 位置精度の向上をはかることができた。

発明の効果

以上の説明から明らかなように本発明による半 導体装置は突起電極を形成した半導体チップの単 体もしくは複数個を合成樹脂中に埋設した後で合 成樹脂層を研削することによって突起電極の一部 を罵出させ、しかる後に平坦化した合成樹脂層の 表面に所望とする回路導体層を形成する方法によ って作られたものである。

従って本発明による半導体装置は、半導体チッ プの電極端子と回路導体層が確実に接続されると ともに、その接続状態を外観的に検査できる利点

また、本発明の他の実施例として第2図に示す 方法を試みた。

第3図にかいて、6.6.7.8は第1の実施 例と同じものであり、9は支持基板、1 0は接着 刺暦である。この半導体装置は半導体チップ5の 放熱性の改善やマルチチップ構成化がけるチップ 間の位置精度を良好に保つために行ったものであ

即ち、突起電極のを形成した半導体チップのを 予め支持基板9の所定の位置に接着剤10を用い て接着したものを合成樹脂でに埋設する方法によ って半導体装置を構成するものである。

この場合、支持基板9としては、ガラスェポキ シなどの合成樹脂基板、ナルミナなどのセラミッ ク芸板、アルミニウムや鍋などの金属基板、さら にはガラスなどのいろいろな材質のものが使用で きるが、本実施例ではアルミニウムや銅などの金 鼠基板を使用して、この基板上にエポキシ樹脂か ら成る接着剤10を用いて半導体チップ6の複数 個を所定の位置に接着し、その位置精度をチェッ


を有することや半導体チップの表面は合成樹脂層 で完全に被覆されるので半導体チップの耐湿信頼 . 性が向上すること、さらには半導体チップを高客 度に接続できるのでより薄形で高密度化したIC カードやメモリカードなどが実現できる特徴を有 するものである。

第1図A~Rは本発明の第1の実施例を説明す るための半導体装置の製造工程図、第2図は本発 明の第2の実施例を説明するための半導体装置の 要部断面図、第3図は従来法を説明するためのフ リップチップ方式による半導体装置の要部断面図

5……半導体チップ、8……突起電極、7…… 合成樹脂曆、 8 … … 導電金属層、 9 … … 支持基板、 10……接着胡腐。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

5 … 半導体チップ 6 … 突起電径 7 … 合成 樹脂層 8 … 導電金属層 (回路導体層)



新 2 図

